当前位置:首页>自然科学 > 物理

基于FPGA的四阶IIR数字滤波器

发布者:zhanglaoshi        发布时间:2019-08-21 11:25:05

基于 FPGA 的四阶 IIR 数字滤波器

作者:张磊来源:《商情》2010 年第 23 期

【摘要】 由于迅速发展着的 EDA 技术具有众多优点,它已经被广泛地应用于各种电子技术设计及科研工作中,而 FPGA 作为一种大规模可编程逻辑器件,是用户编程以实现某种逻辑功能的新型硬件,并将随着 EDA 技术的发展成为电子设计领域的重要角色。本文介绍了一种采用级联结构在 FPGA 上实现四阶 IIR 数字滤波器的方法。着重探讨了 IIR 滤波器的原理和结构,及其系统实现,并用 VHDL 硬件描述语言加以描述。此设计扩展性好,便于调节滤波器的性能。

【关键词】

IIR 数字滤波器级联结构 EDA——电子设计自动化

引言

随着 EDA 技术的发展,使用硬件语言设计 PLD/FPGA 成为一种趋势。FPGA 是英文 Field Programmable Gate Array 的缩写,即现场可编程门阵列,在现代数字通信系统中,FPGA 的应用相当广泛。IIR 数字滤波器在很多领域中有着广阔的应用。与 FIR 数字滤波器相比,它可以用较低的阶数获得高选择性,所用存储单元少,经济而效率高,在相同门级规模和相同时钟速度下可以提供更好的带外衰减特性。本设计便是基于 FPGA 的四阶 IIR 数字滤波器的设计。我们首先运用 MATLAB 软件,设计出符合应用要求的未经量化的 IIR 滤波器。然后将 MATLAB 设计出的 IIR 滤波器进一步分解和量化,从而获得可用 FPGA 实现的滤波器系数。接着由 EDA 知识,用 VHDL 语言在 MAXPLUS II 软件平台上编程,仿真,在软件上实现设计,并最终进行验证,得到符合要求的数字滤波器。

1、 IIR 数字滤波器的结构

采用这种级联结构实现 IIR 滤波器的优点是每一个基本节只是关系到滤波器的某一对极点和一对零点,调整系数 a0i、a1i、a2i,只单独地调整了滤波器第 i 对零点而不影响其他任何零、 极点。同样,调整 b1i、b2i 系数、也只单独调整了第 i 对极点。因此,这种结构便于准确地实现滤波器的零、极点,也便于调整滤波器的频率响应性能。这种结构的另一个优点是存储单元需要较少,在硬件实现时,可以用一个二阶节进行时分复用,从而降低对 FPGA 硬件资源的要求。本系统的设计指标为:模拟信号采样频率为 2MHz,每周期最少采样 20 点,即模拟信号的通带边缘频率为 fp=100KHz,阻带边缘频率 fs=1MHz,通带波动 Rp 不大于 0.1dB(通带误差不大于 5%),阻带衰减 As 不小于 32dB。换算为数字域指标为:Wp=0.1π,Ws=0.2π,Rp=0.1 dB,As=32 dB。

推荐文章
最近更新
返回顶部